研究团队推出一款适用于24–42GHz频段的小数N型数字频率合成器全新架构。研发团队自研鉴相器(PD)创新性采用采样电流积分器搭配电荷重分配型逐次逼近模数转换器(SAR ADC)级联结构,能够完整捕获Σ-Δ 小数分频噪声,以此落地全数字噪声抵消方案。该硬件电路天然拥有线性时域数字转换优势,配套锁相环(PLL)无需额外开展非线性校准工作,综合性能便可对标业内现有顶尖同类设计。该频率合成器采用100MHz信号作为参考输入,依托两级LC三倍频器注入锁定技术,输出频率区间可达23.4–42.1GHz,整体积分抖动控制在180飞秒以内。该高频低抖动频率源方案可广泛适配毫米波通信、卫星遥感、商用雷达等毫米波射频前端场景,具备极高的工程落地价值。
相关成果发表于IEEE固态电路期刊2026JSSC(中科院SCI一区TOP),复旦大学许灏青年研究员为第一作者。
