研究领域

小面积小数分频锁相环芯片
一种基于脉冲形环滤波器的6.8 GHz紧凑数字分数n PLL,在该方法中,超过传统极限的更宽带宽可以抑制更多的环振荡器噪声,同时保持良好的稳定性。通过利用范围扩展恒定斜率DTC,半电容阵列已保存在相同的覆盖范围。嵌入式非线性消偏补偿技术进一步改进了频谱杂散音。
相关论文:
A 6.8GHz -269.9 FOMJitter-N-Area Fractional-N Pulse Shaper Based PLL with Range Extension DTC