RFiCAE课题组2024年度科研成果（一）：亚采样型锁相环杂散机理研究和杂散噪声抑制技术

模拟芯片是我国集成电路产品的重要基石，是国家安全保障和高质量发展不可或缺的重要基础支撑。在技术进步和市场需求的双重推动下，模拟芯片在多个领域展现出巨大的发展潜力和应用价值。同时，面对国内外的挑战，加强自主创新和推动国产化进程也是未来模拟芯片创新体系发展的重要方向。复旦大学RFiCAE课题组在闫娜教授、许灏青年研究员的指导下，在低功耗无线通信收发芯片、宽带射频收发芯片、高性能锁相环、高速模数/数模转换器、高能效混合信号芯片设计等方面取得了一系列的研究成果，发表于IEEE JSSC、IEEE TCAS-I、IEEE TMTT、IEEE ISSCC/RFIC/CICC/ESSERC等国际著名期刊会议上。

（一）亚采样型锁相环杂散机理研究和杂散噪声抑制技术

亚采样鉴相器对压控振荡器周期性的干扰是限制亚采样型锁相环杂散的主要来源，针对这一问题，研究团队建立了亚采样鉴相器对压控振荡器的非线性调制效应模型，提出了一种嵌入线性电容的级联式高隔离度相位检测器，实现了对锁相环输出杂散和噪声的同时抑制；针对亚采样型锁相环中频率锁定环路消耗功耗较高的限制，团队提出一种可以实时监测环路锁定状态的自启动频率锁定环路，大幅降低了芯片功耗。最终在40nm CMOS工艺下实现一颗2.4GHz输出、185fs积分抖动、-72dBc杂散、1.1mW功耗的锁相环芯片，成果发表在2024年IEEE Transactions on Circuits and Systems – I: Regular Papers (TCAS-I)，获评2024年8月亮点论文。

论文由微电子学院青年研究员许灏和博士研究生纪书江等同学共同完成，论文第一作者是许灏，通信作者是闫娜。

论文信息：

H. Xu, S. Ji, Y. Wang, X. Lin, H. Min and N. Yan, Analysis and Design of a Sub-Sampling PLL of Low Phase Noise and Low Reference Spur, in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 71, no. 8, pp. 3597-3607, Aug. 2024, doi: 10.1109/TCSI.2024.3380600.